Update docs.
[pintos-anon] / specs / freevga / vga / vgargidx.htm
1 <HTML>
2 <HEAD>
3    <META HTTP-EQUIV="Content-Type" CONTENT="text/html; charset=iso-8859-1">
4    <META NAME="Author" CONTENT="Joshua Neal">
5    <META NAME="Description" CONTENT="Pure VGA/SVGA hardware programming (registers, identification, and otherlow-level stuff.)">
6    <META NAME="KeyWords" CONTENT="VGA SVGA hardware video programming">
7    <TITLE>VGA/SVGA Video Programming--VGA Field Index</TITLE>
8 </HEAD>
9 <BODY>
10
11 <CENTER><A HREF="../home.htm">Home</A> <A HREF="#A">A</A> <A HREF="#B">B</A>
12 <A HREF="#C">C</A>&nbsp; <A HREF="#D">D</A>&nbsp; <A HREF="#E">E</A>&nbsp;
13 <A HREF="#F">F</A>&nbsp; G&nbsp; <A HREF="#H">H</A>&nbsp; <A HREF="#I">I</A>&nbsp;
14 J&nbsp; K&nbsp; <A HREF="#L">L</A>&nbsp; <A HREF="#M">M</A>&nbsp; N&nbsp;
15 <A HREF="#O">O</A>&nbsp; <A HREF="#P">P</A>&nbsp; Q&nbsp; <A HREF="#R">R</A>&nbsp;
16 <A HREF="#S">S</A>&nbsp; T&nbsp; <A HREF="#U">U</A>&nbsp; <A HREF="#V">V</A>&nbsp;
17 <A HREF="#W">W</A>&nbsp; X&nbsp; Y&nbsp; Z <A HREF="vga.htm#index">Back</A>&nbsp;
18 <HR WIDTH="100%"><B>Hardware Level VGA and SVGA Video Programming Information
19 Page</B></CENTER>
20
21 <CENTER>VGA Field Index&nbsp;
22 <HR WIDTH="100%"></CENTER>
23
24 <CENTER><A HREF="#A">A</A> | <A HREF="#B">B</A> | <A HREF="#C">C</A> |&nbsp;
25 <A HREF="#D">D</A> | <A HREF="#E">E</A> | <A HREF="#F">F</A> | G | <A HREF="#H">H</A>
26 | <A HREF="#I">I</A> | J | K | <A HREF="#L">L</A> | <A HREF="#M">M</A>
27 | N | <A HREF="#O">O</A> | <A HREF="#P">P</A> | Q | <A HREF="#R">R</A>
28 | <A HREF="#S">S</A> | T | <A HREF="#U">U</A> | <A HREF="#V">V</A> | <A HREF="#W">W</A>
29 | X | Y | Z</CENTER>
30
31 <UL>
32 <LI>
33 256-Color Shift Mode -- <A HREF="graphreg.htm#05">Graphics Mode Register</A></LI>
34
35 <LI>
36 8-bit Color Enable -- <A HREF="attrreg.htm#10">Attribute Mode Control Register</A></LI>
37
38 <LI>
39 9/8 Dot Mode -- <A HREF="seqreg.htm#01">Clocking Mode Register</A></LI>
40
41 <LI>
42 <A NAME="A"></A>Address Wrap Select -- <A HREF="crtcreg.htm#17">CRTC Mode
43 Control Register</A></LI>
44
45 <LI>
46 Alphanumeric Mode Disable -- <A HREF="graphreg.htm#06">Miscellaneous Graphics
47 Register</A></LI>
48
49 <LI>
50 Asynchronous Reset -- <A HREF="seqreg.htm#00">Reset Register</A></LI>
51
52 <LI>
53 Attribute Address -- <A HREF="attrreg.htm#3C0">Attribute Address Register</A></LI>
54
55 <LI>
56 Attribute Controller Graphics Enable -- <A HREF="attrreg.htm#10">Attribute
57 Mode Control Register</A></LI>
58
59 <LI>
60 <A NAME="B"></A>Bit Mask -- <A HREF="graphreg.htm#08">Bit Mask Register</A></LI>
61
62 <LI>
63 Blink Enable -- <A HREF="attrreg.htm#10">Attribute Mode Control Register</A></LI>
64
65 <LI>
66 Byte Panning -- <A HREF="crtcreg.htm#08">Preset Row Scan Register</A></LI>
67
68 <LI>
69 <A NAME="C"></A>Chain 4 Enable -- <A HREF="seqreg.htm#04">Sequencer Memory
70 Mode Register</A></LI>
71
72 <LI>
73 Clock Select -- <A HREF="extreg.htm#3CCR3C2W">Miscellaneous Output Register</A></LI>
74
75 <LI>
76 Chain Odd/Even Enable -- <A HREF="graphreg.htm#06">Miscellaneous Graphics
77 Register</A></LI>
78
79 <LI>
80 Character Set A Select -- <A HREF="seqreg.htm#03">Character Map Select
81 Register</A></LI>
82
83 <LI>
84 Character Set B Select -- <A HREF="seqreg.htm#03">Character Map Select
85 Register</A></LI>
86
87 <LI>
88 Color Compare -- <A HREF="graphreg.htm#02">Color Compare Register</A></LI>
89
90 <LI>
91 Color Don't Care -- <A HREF="graphreg.htm#07">Color Don't Care Register</A></LI>
92
93 <LI>
94 Color Plane Enable -- <A HREF="attrreg.htm#12">Color Plane Enable Register</A></LI>
95
96 <LI>
97 Color Select 5-4 -- <A HREF="attrreg.htm#14">Color Select Register</A></LI>
98
99 <LI>
100 Color Select 7-6 -- <A HREF="attrreg.htm#14">Color Select Register</A></LI>
101
102 <LI>
103 CRTC Registers Protect Enable -- <A HREF="crtcreg.htm#11">Vertical Retrace
104 End Register</A></LI>
105
106 <LI>
107 Cursor Disable -- <A HREF="crtcreg.htm#0A">Cursor Start Reguster</A></LI>
108
109 <LI>
110 Cursor Location -- bits 15-8: <A HREF="crtcreg.htm#0E">Cursor Location
111 High Register</A>, bits 7-0: <A HREF="crtcreg.htm#0F">Cursor Location Low
112 Register</A></LI>
113
114 <LI>
115 Cursor Scan Line End -- <A HREF="crtcreg.htm#0B">Cursor End Register</A></LI>
116
117 <LI>
118 Cursor Scan Line Start -- <A HREF="crtcreg.htm#0A">Cursor Start Reguster</A></LI>
119
120 <LI>
121 Cursor Skew -- <A HREF="crtcreg.htm#0B">Cursor End Register</A></LI>
122
123 <LI>
124 <A NAME="D"></A>DAC Data -- <A HREF="colorreg.htm#3C9">DAC Data Register</A></LI>
125
126 <LI>
127 DAC Read Address -- <A HREF="colorreg.htm#3C7W">DAC Address Read Mode Register</A></LI>
128
129 <LI>
130 DAC State -- <A HREF="colorreg.htm#3C7R">DAC State Register</A></LI>
131
132 <LI>
133 DAC Write Address -- <A HREF="colorreg.htm#3C8">DAC Address Write Mode
134 Register</A></LI>
135
136 <LI>
137 Display Disabled -- <A HREF="extreg.htm#3xAR">Input Status #1 Register</A></LI>
138
139 <LI>
140 Display Enable Skew -- <A HREF="crtcreg.htm#03">End Horizontal Blanking
141 Register</A></LI>
142
143 <LI>
144 Divide Memory Address Clock by 4 -- <A HREF="crtcreg.htm#14">Underline
145 Location Register</A></LI>
146
147 <LI>
148 Divide Scan Line Clock by 2 -- <A HREF="crtcreg.htm#17">CRTC Mode Control
149 Register</A></LI>
150
151 <LI>
152 Dot Clock Rate -- <A HREF="seqreg.htm#01">Clocking Mode Register</A></LI>
153
154 <LI>
155 Double-Word Addressing -- <A HREF="crtcreg.htm#14">Underline Location Register</A></LI>
156
157 <LI>
158 <A NAME="E"></A>Enable Set/Reset -- <A HREF="graphreg.htm#01">Enable Set/Reset
159 Register</A></LI>
160
161 <LI>
162 Enable Vertical Retrace Access -- <A HREF="crtcreg.htm#03">End Horizontal
163 Blanking Register</A></LI>
164
165 <LI>
166 End Horizontal Display -- <A HREF="crtcreg.htm#01">End Horizontal Display
167 Register</A></LI>
168
169 <LI>
170 End Horizontal Blanking -- bit 5: <A HREF="crtcreg.htm#05">End Horizontal
171 Retrace Register</A>, bits 4-0: <A HREF="crtcreg.htm#03">End Horizontal
172 Blanking Register</A>,</LI>
173
174 <LI>
175 End Horizontal Retrace -- <A HREF="crtcreg.htm#05">End Horizontal Retrace
176 Register</A></LI>
177
178 <LI>
179 End Vertical Blanking -- <A HREF="crtcreg.htm#16">End Vertical Blanking
180 Register</A></LI>
181
182 <LI>
183 Extended Memory -- <A HREF="seqreg.htm#04">Sequencer Memory Mode Register</A></LI>
184
185 <LI>
186 <A NAME="F"></A>Feature Control Bit 0 -- <A HREF="extreg.htm#3CAR3xAW">Feature
187 Control Register</A></LI>
188
189 <LI>
190 Feature Control Bit 1 -- <A HREF="extreg.htm#3CAR3xAW">Feature Control
191 Register</A></LI>
192
193 <LI>
194 <A NAME="H"></A>Horizontal Retrace Skew -- <A HREF="crtcreg.htm#05">End
195 Horizontal Retrace Register</A></LI>
196
197 <LI>
198 Horizontal Sync Polarity -- <A HREF="extreg.htm#3CCR3C2W">Miscellaneous
199 Output Register</A></LI>
200
201 <LI>
202 Horizontal Total -- <A HREF="crtcreg.htm#00">Horizontal Total Register</A></LI>
203
204 <LI>
205 Host Odd/Even Memory Read Addressing Enable -- <A HREF="graphreg.htm#05">Graphics
206 Mode Register</A></LI>
207
208 <LI>
209 Host Odd/Even Memory Write Addressing Enable -- <A HREF="seqreg.htm#04">Sequencer
210 Memory Mode Register</A></LI>
211
212 <LI>
213 <A NAME="I"></A>Input/Output Address Select -- <A HREF="extreg.htm#3CCR3C2W">Miscellaneous
214 Output Register</A></LI>
215
216 <LI>
217 Internal Palette Index -- <A HREF="attrreg.htm#000F">Palette Registers</A></LI>
218
219 <LI>
220 <A NAME="L"></A>Line Compare -- bit 9: <A HREF="crtcreg.htm#09">Maximum
221 Scan Line Register</A>, bit 8: <A HREF="crtcreg.htm#07">Overflow Register</A>,
222 bits 7-0: <A HREF="crtcreg.htm#18">Line Compare Register</A></LI>
223
224 <LI>
225 Line Graphics Enable -- <A HREF="attrreg.htm#10">Attribute Mode Control
226 Register</A></LI>
227
228 <LI>
229 Logical Operation -- <A HREF="graphreg.htm#03">Data Rotate Register</A></LI>
230
231 <LI>
232 <A NAME="M"></A>Map Display Address 13 -- <A HREF="crtcreg.htm#17">CRTC
233 Mode Control Register</A></LI>
234
235 <LI>
236 Map Display Address 14 -- <A HREF="crtcreg.htm#17">CRTC Mode Control Register</A></LI>
237
238 <LI>
239 Maximum Scan Line -- <A HREF="crtcreg.htm#09">Maximum Scan Line Register</A></LI>
240
241 <LI>
242 Memory Map Select -- <A HREF="graphreg.htm#06">Miscellaneous Graphics Register</A></LI>
243
244 <LI>
245 Memory Plane Write Enable -- <A HREF="seqreg.htm#02">Map Mask Register</A></LI>
246
247 <LI>
248 Memory Refresh Bandwidth -- <A HREF="crtcreg.htm#11">Vertical Retrace End
249 Register</A></LI>
250
251 <LI>
252 Monochrome Emulation -- <A HREF="attrreg.htm#10">Attribute Mode Control
253 Register</A></LI>
254
255 <LI>
256 <A NAME="O"></A>Odd/Even Page Select -- <A HREF="extreg.htm#3CCR3C2W">Miscellaneous
257 Output Register</A></LI>
258
259 <LI>
260 Offset -- <A HREF="crtcreg.htm#13">Offset Register</A></LI>
261
262 <LI>
263 Overscan Palette Index -- <A HREF="attrreg.htm#11">Overscan Color Register</A></LI>
264
265 <LI>
266 <A NAME="P"></A>Palette Address Source -- <A HREF="attrreg.htm#3C0">Attribute
267 Address Register</A></LI>
268
269 <LI>
270 Palette Bits 5-4 Select -- <A HREF="attrreg.htm#10">Attribute Mode Control
271 Register</A></LI>
272
273 <LI>
274 Pixel Panning Mode -- <A HREF="attrreg.htm#10">Attribute Mode Control Register</A></LI>
275
276 <LI>
277 Pixel Shift Count -- <A HREF="attrreg.htm#13">Horizontal Pixel Panning
278 Register</A></LI>
279
280 <LI>
281 Preset Row Scan -- <A HREF="crtcreg.htm#08">Preset Row Scan Register</A></LI>
282
283 <LI>
284 <A NAME="R"></A>RAM Enable -- <A HREF="extreg.htm#3CCR3C2W">Miscellaneous
285 Output Register</A></LI>
286
287 <LI>
288 Read Map Select -- <A HREF="graphreg.htm#04">Read Map Select Register</A></LI>
289
290 <LI>
291 Read Mode - <A HREF="graphreg.htm#05">Graphics Mode Register</A></LI>
292
293 <LI>
294 Rotate Count -- <A HREF="graphreg.htm#03">Data Rotate Register</A></LI>
295
296 <LI>
297 <A NAME="S"></A>Scan Doubling -- <A HREF="crtcreg.htm#09">Maximum Scan
298 Line Register</A></LI>
299
300 <LI>
301 Screen Disable -- <A HREF="seqreg.htm#01">Clocking Mode Register</A></LI>
302
303 <LI>
304 Set/Reset -- <A HREF="graphreg.htm#00">Set/Reset Register</A></LI>
305
306 <LI>
307 Shift Four Enable -- <A HREF="seqreg.htm#01">Clocking Mode Register</A></LI>
308
309 <LI>
310 Shift/Load Rate -- <A HREF="seqreg.htm#01">Clocking Mode Register</A></LI>
311
312 <LI>
313 Shift Register Interleave Mode -- <A HREF="graphreg.htm#05">Graphics Mode
314 Register</A></LI>
315
316 <LI>
317 Start Address -- bits 15-8: <A HREF="crtcreg.htm#0C">Start Address High
318 Register</A>, bits 7-0: <A HREF="crtcreg.htm#0D">Start Address Low Register</A></LI>
319
320 <LI>
321 Start Horizontal Blanking -- <A HREF="crtcreg.htm#02">Start Horizontal
322 Blanking Register</A></LI>
323
324 <LI>
325 Start Horizontal Retrace -- <A HREF="crtcreg.htm#04">Start Horizontal Retrace
326 Register</A></LI>
327
328 <LI>
329 Start Vertical Blanking -- bit 9: <A HREF="crtcreg.htm#09">Maximum Scan
330 Line Register</A>, bit 8: <A HREF="crtcreg.htm#07">Overflow Register</A>,
331 bits 7-0: <A HREF="crtcreg.htm#15">Start Vertical Blanking Register</A></LI>
332
333 <LI>
334 Switch Sense -- <A HREF="extreg.htm#3C2R">Input Status #0 Register</A></LI>
335
336 <LI>
337 Sync Enable -- <A HREF="crtcreg.htm#17">CRTC Mode Control Register</A></LI>
338
339 <LI>
340 Sycnchronous Reset -- <A HREF="seqreg.htm#00">Reset Register</A></LI>
341
342 <LI>
343 <A NAME="U"></A>Underline Location -- <A HREF="crtcreg.htm#14">Underline
344 Location Register</A></LI>
345
346 <LI>
347 <A NAME="V"></A>Vertical Display End -- bits 9-8: <A HREF="crtcreg.htm#07">Overflow
348 Register</A>, bits 7-0: <A HREF="crtcreg.htm#12">Vertical Display End Register</A></LI>
349
350 <LI>
351 Vertical Retrace -- <A HREF="extreg.htm#3xAR">Input Status #1 Register</A></LI>
352
353 <LI>
354 Vertical Retrace End -- <A HREF="crtcreg.htm#11">Vertical Retrace End Register</A></LI>
355
356 <LI>
357 Vertical Retrace Start -- bits 9-8: <A HREF="crtcreg.htm#07">Overflow Register</A>,
358 bits 7-0: <A HREF="crtcreg.htm#10">Vertical Retrace Start Register</A></LI>
359
360 <LI>
361 Vertical Sync Polarity -- <A HREF="extreg.htm#3CCR3C2W">Miscellaneous Output
362 Register</A></LI>
363
364 <LI>
365 Vertical Total -- bits 9-8: <A HREF="crtcreg.htm#07">Overflow Register</A>,
366 bits 7-0: <A HREF="crtcreg.htm#06">Vertical Total Register</A></LI>
367
368 <LI>
369 <A NAME="W"></A>Word/Byte Mode Select -- <A HREF="crtcreg.htm#17">CRTC
370 Mode Control Register</A></LI>
371
372 <LI>
373 Write Mode -- <A HREF="graphreg.htm#05">Graphics Mode Register</A></LI>
374 </UL>
375
376
377 <P>Notice: All trademarks used or referred to on this page are the property
378 of their respective owners.
379 <BR>All pages are Copyright &copy; 1997, 1998, J. D. Neal, except where
380 noted. Permission for utilization and distribution is subject to the terms
381 of the <A HREF="license.htm">FreeVGA Project Copyright License</A>.
382 <BR>&nbsp;
383 <BR>&nbsp;
384 </BODY>
385 </HTML>